- 相關推薦
基于USB2.0總線的高速數(shù)據(jù)采集系統(tǒng)設計
摘要：本文主要介紹支持USB2.0高速傳輸?shù)腅Z－USB FX2單片機CY7C68013，并詳細說明用此芯片實現(xiàn)高速數(shù)據(jù)采集系統(tǒng)和相應的Windows驅動程序及底層固件程序的開發(fā)過程。
關鍵詞：CY7C68013 USB2.0 數(shù)據(jù)采集 固件
1 引言
現(xiàn)代工業(yè)生產(chǎn)和科學研究對數(shù)據(jù)采集的要求日益提高，在瞬態(tài)信號測量、圖像處理等一些高速、高精度的測量中，需要進行高速數(shù)據(jù)采集�，F(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡或ISA卡，存在以下缺點：安裝麻煩、價格昂貴；受計算機插槽數(shù)量、地址、中斷資源限制，可擴展性差；在一些電磁干擾性強的測試現(xiàn)場，無法專門對其做電磁屏蔽，導致采集的數(shù)據(jù)失真。
通用串行總線USB是1995年康柏、微軟、IBM、DEC等公司為解決傳統(tǒng)總線不足而推廣的一種新型的通信標準。該總線接口具有安裝方便、高帶寬、易于擴展等優(yōu)點，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢�；赨SB的高速數(shù)據(jù)采集卡充分利用USB總線的上述優(yōu)點，有效解決了傳統(tǒng)高速數(shù)據(jù)采集卡的缺陷。
2 硬件設計
2.1支持USB2.0高速傳輸?shù)腃Y7C68013
Cypress Semiconductor公司的EZ－USB FX2是世界上第一款集成USB2.0的微處理器，它集成了USB2.0收發(fā)器、SIE（串行接口引擎）、增強的8051微控制器和可編程的外圍接口。FX2這種獨創(chuàng)性結構可使數(shù)據(jù)傳輸率達到56Mbytes/s，即USB2.0允許的最大帶寬。在FX2中，智能SIE可以硬件處理許多USB1.1和USB2.0協(xié)議，從而減少了開發(fā)時間和確保了USB的兼容性。GPIF（General Programmable Interface）和主/從端點FIFO（8位或16位數(shù)據(jù)總線）為ATA、UTOPIA、EPP、PCMCIA和DSP等提供了簡單和無縫連接接口。
CY7C68013的GPIF引擎具有自動傳輸數(shù)據(jù)結構的特性，這種特性使得外圍設備和主機通過CY7C68013可以無縫的、高速的傳輸數(shù)據(jù)。為了實現(xiàn)高速的數(shù)據(jù)傳輸，CY7C68013CPU不會直接參與數(shù)據(jù)的傳輸，而是直接利用GPIF的自動傳輸數(shù)據(jù)模式。圖1和圖2說明了主機IN和OUT數(shù)據(jù)傳輸過程。
2.1.1 端點緩沖區(qū)
FX2包含3個64字節(jié)端點緩沖區(qū)和4K可配置成不同方式的緩沖，其中3個64字節(jié)的緩沖區(qū)為EP0、EP1IN和EP1OUT。EP0作為控制端點用，它是一個雙向端點，既可為IN也可為OUT。當需要控制傳輸數(shù)據(jù)時，F(xiàn)X2固件讀寫EP0緩沖區(qū)，但是8個SETUP字節(jié)數(shù)據(jù)不會出現(xiàn)在這64字節(jié)EP0端點緩沖區(qū)中。EP1IN和EP1OUT使用獨立的64字節(jié)緩沖區(qū)，F(xiàn)X2固件可配置這些端點為BULK、INTERRUPT或ISOCHRONOUS傳輸方式，這兩個端點和EP0一樣只能
[1] [2] [3] [4] [5] [6]
【基于USB2.0總線的高速數(shù)據(jù)采集系統(tǒng)設計】相關文章：
基于VXI總線的旋翼試驗等角度數(shù)據(jù)采集系統(tǒng)設計05-02
基于USB總線通信數(shù)據(jù)采集器的設計與實現(xiàn)04-26
基于PCI總線的多路數(shù)據(jù)總線接口設計與實現(xiàn)04-28
基于LabVIEW數(shù)據(jù)采集系統(tǒng)的混沌電路實驗05-01
基于LabVIEW的FBG溫度傳感器數(shù)據(jù)采集系統(tǒng)設計04-29
基于TMS320F2812的數(shù)據(jù)采集系統(tǒng)設計與實現(xiàn)04-29
基于動態(tài)稱重系統(tǒng)的軸載譜數(shù)據(jù)采集及處理05-03
基于VXI總線的高速風洞脈動壓力測試與分析系統(tǒng)04-27